

PAT-NO: JP02002016214A
DOCUMENT-IDENTIFIER: JP 2002016214 A
TITLE: SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, AND ELECTRONIC EQUIPMENT
PUBN-DATE: January 18, 2002

1A'''

INVENTOR-INFORMATION:

NAME **COUNTRY**
HAYASHI, KAZUYOSHI N/A

ASSIGNEE-INFORMATION:

NAME **COUNTRY**
SEIKO EPSON CORP N/A

APPL-NO: JP2000198619
APPL-DATE: June 30, 2000

INT-CL H01L025/065 , H01L025/07 , H01L025/18 , H01L021/60 , H01L023/12 ,
(IPC): H01L023/52

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method, which enable self-alignment, facilitate manufacturing, and enable low-temperature bonding, since a bump arranged between semiconductor chips is fused by having four entire circumferences of a semiconductor chip irradiated with a laser beam at the same time as after the semiconductor chips are stacked, and electronic equipment.

SOLUTION: This semiconductor device is constituted by stacking the rectangular semiconductor chips in layers. Through-holes bored in a substrate are filled with electrically conductive materials. The conductive materials are connected by being fused by making the circumferences of the semiconductor chips irradiated with a laser beam, and the bump which electrically connects the semiconductor chips is arranged between the semiconductor chips.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-16214

(P2002-16214A)

(43)公開日 平成14年1月18日(2002.1.18)

(51)Int.Cl. ⁷	識別記号	F I	テームト(参考)
H 0 1 L 25/065		H 0 1 L 21/60	3 1 1 S 5 F 0 4 4
25/07		23/12	5 0 1 P
25/18		25/08	Z
21/60	3 1 1	23/52	C
23/12	5 0 1		

審査請求 未請求 請求項の数6 OL (全 9 頁) 最終頁に続く

(21)出願番号 特願2000-198619(P2000-198619)

(22)出願日 平成12年6月30日(2000.6.30)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 林 千良

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100095728

弁理士 上柳 雅彦 (外1名)

Fターム(参考) 5F044 KK05 KK11 KK16 LL05 QQ01


QQ07 RR03

(54)【発明の名称】 半導体装置及びその製造方法、ならびに電子機器

(57)【要約】

【課題】 半導体チップを積層した後、半導体チップの4つの全周囲から同時にレーザー光を照射して半導体チップ間に配設したバンパを溶融するためにセルフアライメントができるとともに、製造が容易となり、かつ、低い温度で接合ができる半導体装置及びその製造方法、ならびに電子機器を提供する。

【解決手段】 四角形状の複数の半導体チップを積層して多層化した半導体装置である。基板にあけたスルーホールに電気的に導通状態となる導電材を充填する。また、半導体チップの周囲からレーザー光により溶融して導電材間を接続し、半導体チップ間を導電状態に接続するバンパを半導体チップ間に配設した構成とするものである。



【特許請求の範囲】

【請求項1】 四角形状の複数の半導体チップを積層して多層化した半導体装置において、基板に設けたスルーホールに電氣的に導通状態となる導電材を充填するとともに、半導体チップの周囲からレーザ光により溶融して導電材間を接続し、半導体チップ間を導電状態に接続するバンパを半導体チップ間に配設したことを特徴とする半導体装置。

【請求項2】 複数の半導体チップを積層して多層化した半導体装置の製造方法において、基板に設けたスルーホールに電氣的に導通状態となる導電材を充填するとともに、導電材に接続されたバンパを半導体チップ間に配設した後、バンパをレーザ光により溶融して半導体チップ間を導電状態に接続することを特徴とする半導体装置の製造方法。

【請求項3】 レーザ光を積層方向に移動させて順次バンパを溶融して半導体チップ間を導電状態に接続することを特徴とする請求項2記載の半導体装置の製造方法。

【請求項4】 四角形状の4辺の外周内側近傍に配設されたバンパを4辺の外側から照射されたレーザ光により同時に溶融することを特徴とする請求項2あるいは請求項3に記載の半導体装置の製造方法。

【請求項5】 四角形状の基板外周の4辺近傍内側に設けたスルーホールの内壁に絶縁膜を形成するとともに、スルーホール部に充填した導電材を配設し外部と電氣的に導通状態とする半導体チップを製造する工程と、半導体チップのスルーホール部に配設され半導体チップ間を電氣的に導通状態とするバンパを配置する工程と、バンパを溶融するためレーザ光を積層方向に順次移動する工程と、スルーホール部に配設されたバンパをレーザ光で4辺同時に溶融する工程と、を有することを特徴とする半導体装置の製造方法。

【請求項6】 請求項1乃至5のいずれかに記載の半導体装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法、ならびに電子機器に係り、特に、半導体チップを積層した後に、半導体チップの4つの全周囲から同時にレーザ光を照射してバンパを溶融し接合する半導体装置及びその製造方法、ならびに電子機器に関する。

【0002】

【従来の技術】近年、電子機器の高性能化、小型化に伴って一つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージ(MCP)には、複数の半導体チップが平面的に並べられた平面型MCPと、複数の半導体チップを厚み方向に積層した積層型(スタックド)MCPとがある。半導体チップを平

面的に並べられた平面型MCPは、広い実装面積を必要とするため、電子機器の小型化への寄与率が小さい。このため、半導体チップを積層した積層型MCPの開発が盛んに行われている。この例として、特開平6-37250号公報や特開平6-204399号公報に記載の、半導体チップをパッケージに封止した後に垂直に積み重ね、ワイヤ、あるいは、バイアホールやスルーホールを用いてパッケージ間の電氣的接続を行うことによりモジュールを形成する技術、などがある。

10 【0003】

【発明が解決しようとする課題】しかしながら、この従来の積層型MCPでは、特開平6-37250号公報においては、積層した半導体チップを相互に電氣的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子部間をワイヤによって接続している。このため、半導体チップ相互の電氣的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上させると、ワイヤ間が小さくなってワイヤ間で短絡を生ずる恐れがある。

【0004】また、特開平6-204399号公報においては、層間接続を行うために、バイアホールやスルーホールを形成する必要があるので次のように行うため製造プロセスが複雑になるという問題がある。すなわち、積層型MCPは、半導体チップと配線基板とを電氣的に接続し、積層型MCPを作る際に積層単位となるチップキャリアを複数枚作成し、このチップキャリアとコンデンサフィルムと熱伝導基板とパッケージベースとを接着フィルムに接着する。そしてスルーホールを形成し、積層し接着した部品間の電氣的接続を行う。このとき、半導体チップ間にバンパを挿入するとともに、その半導体チップを一度に全部積層した後に、全部のバンパを溶融させて接合するためには、加熱する温度を高くしなければならず、半導体チップに悪影響を与えるという問題がある。また、一枚づつ半導体チップを重ね半導体チップ間にバンパを挿入する場合には、加熱する温度は低くて良いが、一枚毎に温度を上下しなければならず製作時間が長くなるとともに、積層する半導体チップのアライメントが出ないという問題がある。

【0005】本発明は、上記従来の問題点に着目し、特に、半導体チップを積層した後、半導体チップの4つの全周囲から同時にレーザ光を照射して半導体チップ間に配設したバンパを溶融するためにセルフアライメントができるとともに、製造が容易となり、かつ、低い温度で接合ができる半導体装置及びその製造方法、ならびに電子機器を提供することを目的としている。

【0006】

【課題を解決するための手段】上記目的を達成するため、本発明に係る半導体装置は、四角形状の複数の半

導体チップを積層して多層化した半導体装置において、基板に設けたスルーホールに電気的に導通状態となる導電材を充填するとともに、半導体チップの周囲からレーザ光により溶融して導電材間を接続し、半導体チップ間を導電状態に接続するバンパを半導体チップ間に配設したものである。

【0007】このように構成した本発明では、半導体チップ間に挿入され導電材に接続したバンパがレーザ光により加熱されて溶融し、各半導体チップを電気的に導通するように接続する。また、バンパはレーザ光の低い温度で溶融して半導体チップを電気的に導通するよう接続するので製造が容易になるとともに、半導体チップに悪影響を与えることが少なくなる。

【0008】本発明に係る半導体装置の製造方法では、複数の半導体チップを積層して多層化した半導体装置の製造方法において、基板に設けたスルーホールに電気的に導通状態となる導電材を充填するとともに、導電材に接続されたバンパを半導体チップ間に配設した後、バンパをレーザ光により溶融して半導体チップ間を導電状態に接続するようにしたものである。

【0009】このようにした製造方法の本発明では、複数の半導体チップの基板にスルーホールをあけるとともに導電材が充填された後に、半導体チップはバンパを挟んで積層される。この積層された半導体チップは、バンパがレーザ光により加熱され溶融する導電材により接合される。半導体チップはレーザ光の低い温度により導電材で接合され電気的に導通状態となる。

【0010】また、本発明に係る半導体装置の製造方法は、レーザ光を積層方向に移動させて順次バンパを溶融して半導体チップ間を導電状態に接続するようにしたものである。

【0011】このようにした製造方法の本発明では、半導体チップは一度に全部が積層されるとともに、この積層された半導体チップが外方から照射されたレーザ光により順次バンパが加熱され溶融して導電材を接続し、半導体チップを電気的に導通状態とするため、前記と同様に、製造が容易になる。

【0012】また、本発明に係る半導体装置の製造方法は、四角形状の4辺の外周内側近傍に配設されたバンパを4辺の外側から照射されたレーザ光により同時に溶融するようにしたものである。

【0013】このようにした製造方法の本発明では、半導体チップは一度に全部が積層されるとともに、半導体チップの4辺の外側から照射したレーザ光により同時に溶融するので、加工工数が短縮できるとともに、一度に積層できるため製造が容易になる。また、レーザ光による溶融が、半導体チップの中心に対して対称に照射されるため、偏り力がなくなり、セルフアライメントができるとともに、より正確に積層できる。

【0014】本発明に係る他の半導体装置の製造方法

は、四角形状の基板外周の4辺近傍内側に設けたスルーホールの内壁に絶縁膜を形成するとともに、スルーホール部に充填した導電材を配設し外部と電気的に導通状態とする半導体チップを製造する工程と、半導体チップのスルーホール部に配設され半導体チップ間を電気的に導通状態とするバンパを配置する工程と、バンパを溶融するためレーザ光を積層方向に順次移動する工程と、スルーホール部に配設されたバンパをレーザ光で4辺同時に溶融する工程と、を有するようにしたものである。

【0015】このようにした製造方法の本発明では、四角形状の半導体チップの基板にスルーホールをあけるとともに導電材が充填された後に、複数の半導体チップがバンパを挟んで積層される。この積層された半導体チップは、バンパが半導体チップの外側4辺から同時にレーザ光により加熱され溶融する。この半導体チップの導電材はバンパを介して接合される。半導体チップは、レーザ光を積層方向に移動させて順次バンパを溶融して半導体チップ間を導電状態に接続し、半導体装置が製造される。半導体チップは外側4辺から同時にレーザ光により加熱されるため、温度の低いレーザ光により電気的に導通状態となるので、半導体装置に悪影響を与えることがなくなる。

【0016】また、本発明に係る電子機器は、上記構成の半導体装置を備えることが望ましい。

【0017】このように構成した本発明は、半導体装置は、製造が容易で、かつ、温度の低いレーザ光により電気的に導通状態となるので性能低下が少なく、安価な電子機器を得ることができる。

【0018】

【発明の実施の形態】以下に、本発明に係る半導体装置及びその製造方法、ならびに電子機器の好ましい実施の形態を添付図面に従って詳細に説明する。

【0019】図1は本発明の実施形態に係る半導体装置1の半導体チップ11の側面断面図、図2は半導体装置1の半導体チップ11の平面図、図3は半導体チップ11のスルーホール13をあけるため孔あけ用レーザ装置15の概念図、図4は半導体チップ11のバンパ19を溶融接合する第1実施形態のバンパ用レーザ装置17の概念側面図、図5は第1実施形態のバンパ用レーザ装置17の概念平面図、図6は半導体チップ11のバンパ19を接合する第2実施形態である他のバンパ用レーザ装置67の概念平面図、図7は本発明に係る半導体装置1の側面断面図である。

【0020】図1および図2において、半導体装置1（図7に示す）を構成する半導体チップ11は、図示しない回路を構成されたシリコン単結晶基板21（以下、基板21という）の全周近傍に複数のスルーホール23が設けられている。このスルーホール23の孔あけは、一例として図3に示すように孔あけ用レーザ装置15、および、図示しない通常のエッチングによりあけら

れている。

【0021】図3に示す孔あけ用レーザ装置15は、レーザ光により基板21にスルーホール23の先行孔25をあける際の装置を示す図である。孔あけ用レーザ光源27からの孔あけ用レーザ光は、ビームエキスパンダ29および反射ミラー31を経て位相格子33に到達する。そして、位相格子33で分岐された孔あけ用レーザ光は、集光レンズ35を経て基板21に照射され、先行孔25（図示では4個の孔）がつけられる。この分岐は、例えば、最初にX方向に分岐し、次に方向を切かえ

て（位相格子33と基板21との相対移動により）Y方向に分岐させる。あるいは、位相格子33によりX方向とY方向とを同時に分岐させるようにしても良い。このようにして、同時に複数の先行孔25をあけることができるので、加工時間の短縮化が可能となっている。

【0022】この孔あけ用レーザ光によりつけられた先行孔25は、エッチングにより図1および図2に示すように所定の大きさの孔37に形成されるとともに、その内径の孔37には、CVD法（又はPVD法）等により酸化シリコン膜の絶縁膜39が形成されスルーホール23がつけられる。

【0023】この絶縁膜39が形成された孔37には、銅メッキ材等の導電材41を充填する。また、基板21の一方側（図1の上側）には、球形形状よりなる金メッキあるいは半田メッキ等のバンパ19が形成されている。バンパ19は、後述するように半導体装置1に形成されたときには、孔37に充填された導電材41と、基板21の上に設けられた図示しない回路に接続する図示しない電極に電気的に接続され導電している。なお、上記実施形態では、バンパ19は、球形形状で形成した

が、円柱あるいは断面台形状の円錐台により形成しても良い。

【0024】図4あるいは図5に示すように、半導体チップ11のバンパ19を溶融接合するためのバンパ用レーザ装置17は、矩形あるいは長方形よりなる四角形状の外周4辺の外側にそれぞれが配設されている。例えば、図5に示すように、四角形状の上辺には第1バンパ用レーザ装置17Aが、右辺には第2バンパ用レーザ装置17Bが、下辺には第3バンパ用レーザ装置17Cが、および、左辺には第4バンパ用レーザ装置17Dが配設されている。なお、第1から第4の各バンパ用レーザ装置17は、共通の部品により構成されている。このため、図4の図中には、図示を簡略化するために1個所のみを詳細に図示している。バンパ用レーザ装置17は、取着台43の上に載置されている第1バンパ用レーザ光源45からのバンパ用レーザ光は、所定角度（ θ ）傾斜した第1反射ミラー47aおよび第2反射ミラー47bを経てバンパ19に到達する。このとき、第1反射ミラー47aは、第1バンパ用レーザ光源45からのバンパ用レーザ光を受けて第2反射ミラー47bに向けて

反射する。

【0025】第2反射ミラー47bは、所定角度（ θ ）維持したまま水平方向に回転自在な支持台49により保持されている。支持台49は、積層された半導体チップ11に沿って直動シリンダ51の伸縮により垂直に移動（図示の上下方向）する。これにより、直動シリンダ51は、第2反射ミラー47bおよび支持台49とともに一体で回転する。直動シリンダ51には、被駆動用歯車53が固設されている。被駆動用歯車53および直動シリンダ51は軸受55を介して軸57により回転自在に支持されている。また、被駆動用歯車53は、電動モータ59に付設された駆動歯車61により駆動されて回転する。軸57および電動モータ59は台63に固設されている。

【0026】これにより、直動シリンダ51は、電動モータ59の回転を、駆動歯車61および被駆動用歯車53を介して受けて回転する。この直動シリンダ51の回転は、第2反射ミラー47bおよび支持台49と共に一体で回転し、第1反射ミラー47aから受けた第2反射ミラー47bのバンパ用レーザ光（実線および点線で示す水平方向のレーザ光Ls）を横方向（図5のYa方向）に並列されたバンパ19に向けて回転（Ra）し、バンパ19を順次照射する。この照射により、図5の横方向（図5のYa方向）に並べられたバンパ19は順次溶融し、バンパ19と導電材41とを接合する。これに伴って半導体チップ11間は、バンパ19と導電材41を経て電気的に接続され導電される。この接合は、半導体チップ11の全周囲である各4辺のそれぞれに同時にバンパ用レーザ光が照射され、半導体チップ11間に配設されたバンパ19を同時に溶融していくために、セルフアライメントができるとともに、一度に積層して接合していくので製造が容易となり、かつ、各4辺を夫々に溶融するため、全体に温度を与えて溶融するときよりも低い温度で接合ができる。また、このとき、対称に照射すると偏り力をなくすことができ、セルフアライメントがより正確にできる。なお、上記実施形態では、第2反射ミラー47bは、直動シリンダ51の伸縮により垂直に移動（図示の上下方向）させたが、圧電素子を用いても良い。

【0027】次に、上記の部品により構成された半導体装置1の組立てについて、図4あるいは図5を用いて説明する。

【0028】まず、第1半導体チップ11aを基板台65に載置するとともに、第1半導体チップ11aの第1電材41aの上には第1バンパ19aが形成されている。次に、第1バンパ19aの上に、第2半導体チップ11bを載置するとともに、第2半導体チップ11bの第2電材41bの上には第2バンパ19bが形成されている。更に、第2バンパ19bの上に、第3半導体チップ11cを載置するとともに、第3半導体チップ11c

の第3電材41cの上には第3バンパ19cが形成されている。このように、半導体チップ11は、順次載置が繰り返されて上方向に一度に積層される。

【0029】次に、半導体チップ11の全周囲の4辺に配設された夫々の各バンパ用レーザ装置17は、積層された半導体チップ11に沿って直動シリンダ51の伸縮により第2反射ミラー47bが垂直（図示の上下方向）に移動され、溶融接合するバンパ19の位置に合わされる。例えば、直動シリンダ51を伸長させて、第1反射ミラー47aに対して第2反射ミラー47bを上方向に移動させる。第2反射ミラー47bにより反射されるバンパ用レーザ光は、上方向に移動されて、図4の実線Lsaで示すごとく、第1バンパ19aを照射するように高さ位置が調整される。さらに、第1バンパ19aの接合が終了したら、直動シリンダ51はさらに伸長されて第2反射ミラー47bを点線で示すごとく上昇させて、図4の点線Lsbで示すごとく、次に融合する第2バンパ19bを照射するように高さ位置が調整される。

【0030】また、第1バンパ用レーザ装置17Aの直動シリンダ51は、電動モータ59の回転を駆動歯車61および被駆動歯車53を介して受けて、第2反射ミラー47bおよび支持台49と共に一体で回動（Ra）し、横方向（図5の水平方向Ya）に並列された一番端にある第1バンパ19aaに向けてバンパ用レーザ光を回動し照射する。第1バンパ19aaが接合されたら、電動モータ59が回転し、駆動歯車61および被駆動歯車53を介して直動シリンダ51と第2反射ミラー47bと支持台49とを共に一体で回動（Ra）し、次に接合する第1バンパ19abに向けてバンパ用レーザ光を回動し照射する。この接合はバンパ用レーザ光の回動に伴って順次接合し、並列された第1バンパ19aの終端端部の第1バンパ19anまで接合する。

【0031】このとき、同時に、右辺の第2バンパ用レーザ装置17B、下辺の第3バンパ用レーザ装置17C、および、左辺の第4バンパ用レーザ装置17Dが、図示のごとく一番端にある第1バンパ19aaから終端端部の第1バンパ19amあるいは19anまでのいずれかを同時に接合する。このとき、接合は図示のごとく半導体チップ11の中心（Oa）に対して対称に接合すると、偏り力がなくなり、セルフアライメントを正確にすることができる。

【0032】この終端端部の第1バンパ19anが終了したら、前記のように、直動シリンダ51はさらに伸長されて第2反射ミラー47bを上昇させ、次に融合する第2バンパ19bを照射する。第2バンパ19bは、前記と同様に、並列された一番端にある第2バンパ19baから第2バンパ19bの終端端部の第2バンパ19bn、あるいは、第1バンパ19amが終了したら、また、上段に移動し、終了まで続行される。これにより、半導体装置1の各半導体チップ11の接合は終了され

る。

【0033】なお、図4において、半導体チップ11の上面に押え板を配置して、所定の圧力を印加しながら、組み立てを行なうこともできる。

【0034】図6は半導体チップ11のバンパ19を接合する第2実施形態である他のバンパ用レーザ装置67の概念平面図である。なお、第1実施形態と同一部品には同一符号を付して説明する。

【0035】図4および図5の第1実施形態の各バンパ用レーザ装置17は、第1バンパ用レーザ光源45が取着台43の上に固設されるとともに、第1バンパ用レーザ光源45からのバンパ用レーザ光を受ける第2反射ミラー47bを回動（Ra）させ、反射したバンパ用レーザ光がバンパ19を照射している。

【0036】これに対して、図6に示す第2実施形態の他のバンパ用レーザ装置67は、他のバンパ用レーザ光源69が半導体チップ11の各辺に直交して移動するように構成されている。すなわち、半導体チップ11の上辺11aに対して他の上バンパ用レーザ光源69Aが、右辺11bに対して他の右バンパ用レーザ光源69Bが、下辺11cに対して他の下バンパ用レーザ光源69Cが、左辺11dに対して他の左バンパ用レーザ光源69Dが、直交して移動するように構成されている。また、第1反射ミラー71aおよび第2反射ミラー71bも他の各バンパ用レーザ光源69は、各辺に直交して移動するように構成されている。このとき、バンパ用レーザ光は、第2反射ミラー71bが回動せずにスライドシリンダ73により横方向に移動するとともに、直動シリンダ51により上下方向に移動し、所望のバンパ19を照射するように構成されている。各バンパ用レーザ光源69は、スライドシリンダ73に付設されて横方向に移動する。

【0037】次に、上記の部品により構成された半導体装置1の組立てについて、図6あるいは図4を用いて説明する。

【0038】まず、第1実施形態と同様に、半導体チップ11a、11b、11c…は、順次載置が繰り返されて上方向に一度に積層される。次に、半導体チップ11の全周囲の4辺に配設された夫々の各バンパ用レーザ装置67は、積層された半導体チップ11に沿って直動シリンダ51の伸縮により第2反射ミラー71bが垂直（図示の上下方向）に移動され、溶融接合するバンパ19の位置に合わされる。例えば、直動シリンダ51を伸長させて、図4と同様に、第1反射ミラー71aに対して第2反射ミラー71bを上方向に移動させる。第2反射ミラー71bにより反射されるバンパ用レーザ光は、上方向に移動されて、図4の実線Lsaで示すごとくに、第1バンパ19aを照射するように高さ位置が調整される。さらに、第1バンパ19aの接合が終了したら、直動シリンダ51はさらに伸長されて第2反射ミラ

ー71bを点線で示すごとく上昇させて、図4の点線Lsbで示すごとく、次に融合する第2バンパ19bを照射するように高さ位置が調整される。

【0039】また、上バンパ用レーザ光源69Aは、スライドシリンダ73により上辺11aに対して直交して横方向に移動するとともに、第1反射ミラー71aと第2反射ミラー71bと支持台49が共に一体に横方向に移動する。横方向(図5の水平方向Ya)に移動したバンパ用レーザ光は、並列された一番端にある第1バンパ19aaに向けてバンパ用レーザ光を照射する。第1バンパ19aaが接合されたら、スライドシリンダ73により、次に接合する第1バンパ19abに向けてバンパ用レーザ光を移動し照射する。この接合はバンパ用レーザ光の移動に伴って順次接合し、並列された第1バンパ19aの終端端部の第1バンパ19anまで接合する。

【0040】このとき、同時に、右バンパ用レーザ装置67B、下バンパ用レーザ装置67C、および、左バンパ用レーザ装置67Dが、図示のごとく一番端にある第1バンパ19aaから終端端部の第1バンパ19am、あるいは、第1バンパ19anまでのいずれかを同時に接合する。このとき、接合は図示のごとく半導体チップ11の中心(Oa)に対して対称に接合すると、偏り力がなくなり、セルフアライメントを正確にすることができる。

【0041】この終端端部の第1バンパ19anが終了したら、前記のように、直動シリンダ51はさらに伸長されて第2反射ミラー47bを上昇させ、次に融合する第2バンパ19bを照射する。第2バンパ19bは、前記と同様に、並列された一番端にある第2バンパ19baから第2バンパ19bの終端端部の第2バンパ19bn、あるいは、第1バンパ19amが終了したら、また、上段に移動し、終了まで続行される。これにより、第1実施形態と同様に、半導体装置1の各半導体チップ11の接合は終了される。

【0042】図7は本発明に係る半導体装置1の側面断面図である。図7において、各半導体チップ11a、11b、11c、・・・は、積層された後に各半導体チップ11の4辺から同時にバンパ用レーザ光がバンパ19に照射され、並列された一番端にある第1バンパ19aaから終端端部の第1バンパ19am、あるいは、第1バンパ19anまで接合する。

【0043】これにより、例えば、下側に配置された第1導体チップ11aのバンパ19aはバンパ用レーザ光により加熱溶融されて、下側に配置された第1導体チップ11aの導電材41aと、上側に配置された第2導体チップ11bの導電材41bとを溶融接合させて導電状態にしている。

【0044】次に、この終端端部の第1バンパ19anが終了したら、前記のように、次に融合する第2バンパ19bを照射する。第2バンパ19bは、前記と同様

に、並列された一番端にある第2バンパ19baから第2バンパ19bの終端端部の第2バンパ19bn、あるいは、第1バンパ19amが終了したら、また、上段に移動し、終了まで続行される。これにより、半導体装置1の各半導体チップ11の接合は終了される。これにより、下側に配置された第1導体チップ11のバンパ19はバンパ用レーザ光により加熱溶融されて、下側に配置された導体チップ11の導電材41と、上側に配置された導体チップ11の導電材41とを順次溶融接合し、バンパ19で電氣的に各半導体チップ11を接続し一体化されて構成される。

【0045】一体化された各半導体チップ11は、所定の厚さのモールド樹脂75を流し込むことにより半導体装置1が形成される。このとき、各半導体チップ11間にもモールド樹脂75が流れ込む。また、導電材41には、外部と電氣的に接続する半田ボール等からなる外部接続端子77、あるいは、図示しないワイヤが付設されるように構成されている。この外部接続端子77はピン構造で形成しても良い。

【0046】図8には、本発明の実施の形態に係る半導体装置1を実装した回路基板1000を示している。回路基板1000には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば、銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置1の外部電極とを機械的に接続することでそれらの電氣的導通が図られる。

【0047】なお、第1実施形態においても第2実施形態においても、ビーム断面形状がスポット状のレーザ光を、1個1個のバンパに順番に照射して、溶融するようにしたが、本発明はそれに限られない。例えば、ビーム断面形状が線状のレーザ光を、1辺に配置されたバンパ全てに照射して、溶融するようにしてもよい。また、ビーム断面形状が線状のレーザ光に代えて、ビーム断面形状がスポット状の複数のビームを用い、1辺に配置されたバンパ全てに照射して、溶融するようにしてもよい。

【0048】なお、半導体装置1は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板1000を電子機器に用いれば電気機器自体の小型化が図られる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。そして、この回路基板1000を備える電子機器として、図9にノート型パーソナルコンピュータ1200を示している。このノート型パーソナルコンピュータ1200は、製造容易で小型化された安価な回路基板1000を備えているため、小型化で安価にできる。

【0049】

【発明の効果】以上説明したように本発明によれば、半導体チップ間に挿入され導電材に接続したバンパがレー

ザ光の低い温度で溶融して半導体チップを電気的に導電するよう接続するので製造が容易になるとともに、半導体チップに悪影響を与えることがなくなる。また、半導体チップは一度に全部が積層されるとともに、半導体チップの4辺の外側から照射したレーザ光により同時に溶融するので、加工工数が短縮できるとともに、製造が容易になる。また、レーザ光による溶融が、半導体チップの中心に対して対称に照射されるため、偏り力がなくなり、セルフアライメントができるとともに、より正確に積層できる。これにより、半導体チップは外側4辺から同時にレーザ光により加熱されるため、温度の低いレーザ光により電気的に導通状態となるので、半導体装置に悪影響を与えることがなくなり、性能低下が少なく、安価な電子機器を得ることができる。

【図面の簡単な説明】

【図1】本発明の実施形態に係る半導体装置の半導体チップの側面断面図である。

【図2】本発明の実施形態に係る半導体装置の半導体チップの平面図である。

【図3】半導体チップのスルーホールをあけるため孔あけ用レーザ装置の概念図である。

【図4】本発明の半導体チップのバンパを溶融接合する第1実施形態のバンパ用レーザ装置の概念側面図である。

【図5】本発明の半導体チップのバンパを溶融接合する第1実施形態のバンパ用レーザ装置の概念平面図である。

【図6】本発明の半導体チップのバンパを溶融接合する第2実施形態のバンパ用レーザ装置の概念平面図である。

【図7】本発明に係る半導体装置の側面断面図である。

【図8】実施形態に係る半導体装置の回路基板への適用

10

30


例の説明図である。

【図9】実施形態に係る半導体装置の電子機器への適用例の説明図である。


【符号の説明】

- 1.....半導体装置
- 11.....半導体チップ
- 13.....スルーホール
- 15.....孔あけ用レーザ装置
- 17、67.....バンパ用レーザ装置
- 19.....バンパ
- 21.....シリコン単結晶基板
- 23.....スルーホール
- 25.....先行孔
- 37.....孔
- 39.....絶縁膜
- 41.....導電材
- 45.....第1バンパ用レーザ光源
- 47a.....第1反射ミラー
- 47b.....第2反射ミラー
- 51.....直動シリンダ
- 53.....被駆動歯車
- 55.....軸受
- 57.....軸
- 59.....電動モータ
- 61.....駆動歯車
- 69.....バンパ用レーザ光源
- 71a.....第1反射ミラー
- 71b.....第2反射ミラー
- 75.....モールド樹脂
- 77.....外部接続端子
- 1000.....回路基板
- 1200.....ノート型パーソナルコンピュータ


【図1】




【図8】




【図2】




【図9】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

(51)Int. Cl.⁷

H01L 23/52

識別記号

F I

テーマコード(参考)